[전자계산기 구조] 레지스터 전송과 마이크로 연산

https://elisabethbell.com/15q6tel 레지스터 전송과 마이크로 연산

1. 디지털 컴퓨터 설계 : 레지스터, 디코더, 산술연산소자, 제어논리등이 module type으로 구성되고 있으며 각 모듈은 내무에 가장 작은 단위의 bit를 수행하는 소자로 동작 http://countocram.com/2024/03/07/m9gqnx2 (이러한 동작과정) -> 마이크로 연산 https://fotballsonen.com/2024/03/07/h511bhtz (간단, 명료하게 표시하여 사용) -> 레지스터 전송언어라 한다.

    

2. 레지스터 전송언어 : 디지털 모듈의 레지스터 간에 기호 형태로 마이크로 연산 계열을 나타내기 위한 수단 ( 컴퓨터 언어와 밀접한 관계 ) https://www.worldhumorawards.org/uncategorized/n5ub5gd2r5
   

    

3. 1 레지스터 전송체계

https://musiciselementary.com/2024/03/07/2hi5bczb -> 각 컴퓨터 제조 회사들의 표기법

    <표현방법>

1. R2 <- R1 : 한 레지스터 (R1)에서 다른 레지스터 (R2)로 정보 전송시 표시체계

    

2. if (T=1) then (R2 <- R1) ó T : R2 <- R1

   : T는 제어함수이며 T = 1 일 때 R1의 내용을 R2로 전송

3. T3 : R2 <- R1 , R1 <- R2

   : T3에서 두 레지스터의 내용을 전송 (내용변경)

3.2 버스 / 메모리 전송

3.2.1 버스 전송 (공통버스 : Common bus)

    버스 시스템 -> 서로 다른 레지스터들을 효과적인 공통버스로 연결

3.2.2 버스 입출력 장치와 프로세서, 메모리의 연결

• 버스선은 일반적으로 여러 개의 제어선과 데이터 선을 갖는다.
  • 제어선 : 신호요청 (Signal Request)와 확인응답 (Acknowledge)
  • 데이터선 : 정보종류를 표시하여 출발지 (Source)와 목적지 (Destination)간의 정보전송

• 버스의 종류

• 프로세서와 메모리 버스 : 길이가 짧고, 속도가 빠르며 메모리 주소(크기)에 맞추어 설계 (내부 버스)
• 입, 출력 버스 : 길이가 길고 여러 종류의 장치를 연결하며 장치의 대역폭이 다양(외부버스)
• 백 프레인 버스 : 프로세서, 메모리, 입,출력장치가 한 버스에 연결되도록 설계
  • Back Board (PCB/PBA)
    
    • PCB : Printed Circuit Board
    • PBA : Printed Tramadol Buy Overnight Board Assembly
      

• 동기식 https://www.mominleggings.com/sxo1xyi (Synchronous) / 비동기식 버스
  • 동기식 버스 : 제어선에 Clock을 가지고 있어서 Clock을 기준으로 고정된 프로토콜로 정보 전송
  • 비동기식 버스 : Clock을 사용하지 않으므로 많은 종류의 장치를 사용

단 송신자와 수신자 간 Hand Shaking 프로토콜을 사용하여 데이터 송수신

https://giannifava.org/9el8rgegu Real Reg, Data Rdy, ACK 신호 (3선 신호 발생)

• 버스 대역폭(band width/bps)의 증대
  • 데이터 버스 폭
  • 주소 및 데이터 선의 분리와 다중화
  • 블록전송

     

• https://ncmm.org/97g6rqhaa 버스 접근 승인
  
  • Master와 Slave 개념 (동기식)
    
  • Processer idle time이 줄어드는 단점
    

     

• Can You Order Tramadol Online Legally 버스 중개
  
  • 여러 버스에 연결된 많은 장치들 간의 효과적인 통신 https://musiciselementary.com/2024/03/07/egy3q83 을 위해 제공하는 기능
    
  • https://giannifava.org/30ejxk6 데이터 체인 (Daisy Chain)
    
    • Can I Get Tramadol Online 우선순위가 높은 장치로부터 낮은 장치로 버스승인 신호 설정
      
  • https://worthcompare.com/6i61ssc1k75 중앙 집중식 병렬중재 : 장치들이 독립적으로 요청하나 허가는 중앙장치가 제어
    
  • 자체 선택에 의한 중재 : 스스로 Master를 결정
    
  • Cheap Tramadol By Cod 충돌탐지에 의한 분산 중재 : 장치들이 독립적으로 요청하나 충돌시 확률개념으로 선택
    
    • Collision (충돌) -> contention (경쟁) (네트워크에서 24시간 Report)
      

       

• 버스 표준
  
  • https://asperformance.com/uncategorized/1khjf96 ANSI
    
  • https://ncmm.org/7ezn0yom IEEE
    

3.2.3 멀티 플렉서를 이용한 버스 시스템

    -> 공통버스 시스템을 구성하는 방법으로 멀티 플렉서를 이용하는 방법 http://countocram.com/2024/03/07/ss6t4r3hd95

• 공통 버스를 이용하여 회로구성 : Multiplexer 소자
  
• Register A, B, C, D : 0 ~ 3 까지 4bits ( 4bits Register ) https://www.lcclub.co.uk/p5n9bvlyw
  
• 각 Register에서 같은 위치의 비트들은 모두 하나의 멀티플렉서에 https://elisabethbell.com/6wf9fuvae 연결 : 하나의 버스라인을 형성
  
• 두 개의 선택 입력 ( S0, S1 )은 Register들로부터 4개의 비트를 선택하여 공통버스로 전달 https://tankinz.com/ctwoyq6rq5
  
•  

• n 비트의 K Register를 멀티 플렉서로 n라인의 공통버스 시스템을 구성한다면 https://www.worldhumorawards.org/uncategorized/wr203jw
  
  • 회로설계 개념 => ( n개의 K x 1 멀티 플렉서가 필요 ) https://www.goedkoopvliegen.nl/uncategorized/u0y6quad
    

     

• 버스의 정보를 많은 목적지로 Register 중에서 하나로 전송하기 위해서는 버스라인을 모든 Register에 연결하고 Load 제어를 통해 특정 목적지 Register로 선택하면 된다. Tramadol Cheap Overnight Fedex
  
  • Bus <- C (동시에) R1 <- Bus https://musiciselementary.com/2024/03/07/jlvqd8d
    

    Results => R1 <- C https://www.jamesramsden.com/2024/03/07/g4adz2i7e (R1 = 목적지 Register)
    

     

     

74LS154    Datasheet

4-Line to 16-Line Decoder/Demultiplexer

74LS154는 2개의 Input을 4개의 Select를 이용해 16개의 Output으로 Demultiplexing 해주는 Decoder 이다.

https://www.mominleggings.com/wdgeiayfvoq

    < Connection Diagram > Cheapest Place To Order Tramadol Online

< Logic Diagram >

A,B,C,D 4개의 신호로 원하는 OUTPUT을 Select하여 G1, G2로 들어온 신호를 보낸다.

6개의 INPUT (4개의 Select, G1, G2), 16개의 OUTPUT, VCC, GND 총 24개의 Pin으로 구성 되어 있다.

74LS154를 사용하기 위해서는 다음과 같은 조건이 만족 되어야 한다.

• 일반적으로 gate는 Buffer와 同一한 작용 즉 제어입력 C 에 따라 출력 값이 결정 되면서 Buffer 역할을 하며 데이터 전달
  

3.2.5    메모리 전송

3.3    연산장치

• 디지털 컴퓨터 (전자계산기 구조)에서 자주 일어나는 마이크로 연산의 유형
  
  • 이진 정보를 한 Register에서 다른 Register로 전송 : 전송 마이크로 연산
    
  • Register에 저장된 수들에 의해 산술 연산을 수행 : 산술 마이크로 연산
    

    (가산기, 감산기) => 보통 4bit 산술회로로 구현
    

  • Register에 저장된 비 숫자 데이터에 대해 비트 조작 연산을 수행 : 논리 마이크로 연산
    
  • Register의 내용에 따라 시프트 연산을 수행 : 시프트 마이크로 연산
    

    (시프트 Regitser) =>병렬 / 직렬 (P/S) ,    직렬/병렬 (S/P)
    

최근에는 산술, 논리, 시프트 기능을 모두 수행하는 연산 소자로 회로 설계 (회로의 간편화)

jk30.pdf